2. 在右側design summary窗口中選擇“detailed reports”中的“map report”。
3. 出現如下所示的內容。
Design Summary
--------------
Logic Utilization:
1. FPGA資源利用率
Number of Slice Flip Flops: 11,555 out of 178,176 6%
Slice內部FF寄存器利用率：6%
Number of 4 input LUTs: 21,446 out of 178,176 12%
4輸入LUT利用率：12%
Logic Distribution:
2. 被使用的FPGA資源分布情況
Number of occupied Slices: 16,079 out of 89,088 18%
占用的Slice數目：18%。
假如壹個Slice有兩個LUT，片內總***有100個單位的Slice， 也即有200個單位的LUT，那麽如果我們的設計使用了24個單元的LUT，而這些LUT分布在18個Slice裏面時，恰好就是現在的這種情況了。即 Slice利用率18% （18/100），LUT利用率12%（24/200）。
Number of Slices containing only related logic: 16,079 out of 16,079 100%
Slice裏面只有互相相關的邏輯，這種Slice所占比例：100%
Number of Slices containing unrelated logic: 0 out of 16,079 0%
Slice裏面有互不相關的邏輯，這種Slice所占比例：0%
*See NOTES below for an explanation of the effects of unrelated logic
Total Number of 4 input LUTs: 25,027 out of 178,176 14%
3. 4輸入LUT的利用率：14%
Number used as logic: 21,446
設計用LUT數目：21446
Number used as a route-thru: 787
布線路由用LUT：787
Number used for Dual Port RAMs: 2,596
雙端口RAM用LUT：2596
(Two LUTs used per Dual Port RAM)
每個雙端口RAM由兩個LUT構成
Number used as 16x1 RAMs: 64
用做16x1RAM的LUT：64
Number used as Shift registers: 134
用做shift register的LUT：134
4. 其他
Number of bonded IOBs: 495 out of 960 51%
Number of BUFG/BUFGCTRLs: 8 out of 32 25%
Number used as BUFGs: 8
Number used as BUFGCTRLs: 0
Number of FIFO16/RAMB16s: 19 out of 336 5%
Number used as FIFO16s: 0
Number used as RAMB16s: 19
Number of DCM_ADVs: 2 out of 12 16%
Number of BSCAN_VIRTEX4s: 1 out of 4 25%
Number of RPM macros: 12
5. 等效門數
Total equivalent gate count for design: 1,681,068
這是壹個168萬門的設計。
Additional JTAG gate count for IOBs: 23,760
6. 等效門數的意義
(1). 等效門數是對ASIC實現的大概估計。這裏包含了兩個意思：壹呢是對ASIC實現的估計，也就是說ASIC實現的時候是在168萬門左右的數量級；二呢是個大概估計，所以要強調的是等效門數僅供參考，和最後真正的ASIC結果可能會相去甚遠，比如可能是100萬門，也可能是300萬門，甚至無法理解的數目。
(2). 等效門數的單位是二輸入的NAND和NOR，這壹點未經確認，但是有這樣的印象，因為在CMOS工藝裏面NAND、NOR、NOT和XOR是基本的門結構。