vhdl分頻器

壹些基本的我就不寫了，這種三分頻在具體工程中其實用的不多，可以說沒用。不會叫妳單獨寫壹個幾分頻的VHD的寫個N分吧，奇數和偶數都可以這樣寫，妳照著搬就成。以後要寫幾千分頻都這樣寫。最後分出假設就是10Msignal clk10MHZ :std_logic; beginprocess(clk,rst)variable cnt:integer:=0;if rst='0' then 清零，這個應該會寫吧elsif clk上升沿來臨 then （用rising_edge（clk）簡單代碼短點兒。。。。） if cnt=n then cnt:=0; clk10mhz<='1';else cnt:=cnt+1; clk10mhz<='0';end if;end if;大概就這樣寫