什麽是SPICE模型

SPICE(Simulation Program with Integrated Circuit Emphasis)。隨著I/O開關頻率的增加和電壓電平的降低，I/O的準確模擬仿真成了現代高速數字系統設計中壹個很重要的部分。通過精確仿真I/O緩沖器、終端和電路板跡線，您可以極大地縮短新設計的面市時間。通過在設計之初識別與問題相關的信號完整性，可以減少板固定點的數量。傳統意義上，SPICE分析用在需要高準確度的IC設計之類的領域中。然而，在PCB和系統範圍內，對於用戶和器件供應商而言，SPICE方法有幾個缺點。由於SPICE仿真在晶體管水平上模擬電路，所以它們包含電路和工藝參數方面的詳細信息。大多數IC供應商認為這類信息是專有的，而拒絕將他們的模型公諸於眾。雖然SPICE仿真很精確，但是仿真速度對於瞬態仿真分析(常用在評估信號完整性性能時)而言特別慢。 並且，不是所有的SPICE仿真器都是完全兼容的。 默認的仿真器選項可能隨SPICE仿真器的不同而不同。 因為某些功能很強大的選項可以控制精度、會聚和算法類型，所以任何不壹致的選項都可能導致不同仿真器的仿真結果的相關性很差。 最後，因為SPICE存在變體，所以通常仿真器之間的模型並不總是兼容的；它們必須為特定的仿真器進行篩選。SPICE模型是由SPICE仿真器使用的基於文本描述的電路器件，它能夠用數學預測不同情況下，元件的電氣行為。SPICE模型從最簡單的對電阻等無源元件只用壹行的描述到使用數百行描述的極其復雜子電路。SPICE模型不應該與pSPICE模型混淆在壹起。pSPICE是由OrCAD提供的專用電路仿真器。盡管有些pSPICE模型是與SPICE兼容的，卻並不能保證其完全兼容性。SPICE是最廣泛使用的電路仿真器，同時還是壹個開放式標準。電磁幹擾(Electromagnetic Interference)，有傳導幹擾和輻射幹擾兩種。傳導幹擾是指通過導電介質把壹個電網絡上的信號耦合(幹擾)到另壹個電網絡。輻射幹擾是指幹擾源通過空間把其信號耦合(幹擾)到另壹個電網絡。在高速PCB及系統設計中，高頻信號線、集成電路的引腳、各類接插件等都可能成為具有天線特性的輻射幹擾源，能發射電磁波並影響其他系統或本系統內其他子系統的正常工作。自從電子系統降噪技術在70年代中期出現以來，主要由於美國聯邦通訊委員會在1990年和歐盟在1992 提出了對商業數碼產品的有關規章，這些規章要求各個公司確保它們的產品符合嚴格的磁化系數和發射準則。符合這些規章的產品稱為具有電磁兼容性EMC(Electromagnetic Compatibility)。信號完整性是指信號在信號線上的質量。信號具有良好的信號完整性是指當在需要的時候，具有所必需達到的電壓電平數值。差的信號完整性不是由某壹單壹因素導致的，而是板級設計中多種因素***同引起的。主要的信號完整性問題包括反射、振蕩、地彈、串擾等。反射就是在傳輸線上的回波。信號功率(電壓和電流)的壹部分傳輸到線上並達到負載處，但是有壹部分被反射了。如果源端與負載端具有相同的阻抗，反射就不會發生了。源端與負載端阻抗不匹配會引起線上反射，負載將壹部分電壓反射回源端。如果負載阻抗小於源阻抗，反射電壓為負，反之，如果負載阻抗大於源阻抗，反射電壓為正。布線的幾何形狀、不正確的線端接、經過連接器的傳輸及電源平面的不連續等因素的變化均會導致此類反射。串擾是兩條信號線之間的耦合，信號線之間的互感和互容引起線上的噪聲。容性耦合引發耦合電流，而感性耦合引發耦合電壓。PCB板層的參數、信號線間距、驅動端和接收端的電氣特性及線端接方式對串擾都有壹定的影響。過沖就是第壹個峰值或谷值超過設定電壓——對於上升沿是指最高電壓而對於下降沿是指最低電壓。下沖是指下壹個谷值或峰值。過分的過沖能夠引起保護二極管工作，導致過早地失效。過分的下沖能夠引起假的時鐘或數據錯誤。振蕩的現象是反復出現過沖和下沖。信號的振蕩和環繞振蕩由線上過度的電感和電容引起，振蕩屬於欠阻尼狀態而環繞振蕩屬於過阻尼狀態。信號完整性問題通常發生在周期信號中，如時鐘等，振蕩和環繞振蕩同反射壹樣也是由多種因素引起的，振蕩可以通過適當的端接予以減小，但是不可能完全消除。在電路中有大的電流湧動時會引起地平面反彈噪聲(簡稱為地彈)，如大量芯片的輸出同時開啟時，將有壹個較大的瞬態電流在芯片與板的電源平面流過，芯片封裝與電源平面的電感和電阻會引發電源噪聲，這樣會在真正的地平面(0V)上產生電壓的波動和變化，這個噪聲會影響其它元器件的動作。負載電容的增大、負載電阻的減小、地電感的增大、同時開關器件數目的增加均會導致地彈的增大。由於地電平面(包括電源和地)分割，例如地層被分割為數字地、模擬地、屏蔽地等，當數字信號走到模擬地線區域時，就會產生地平面回流噪聲。同樣電源層也可能會被分割為2.5V，3.3V，5V等。所以在多電壓PCB設計中，地電平面的反彈噪聲和回流噪聲需要特別關心。時域(time domain)是以時間為基準的電壓或電流的變化的過程，可以用示波器觀察到。它通常用於找出管腳到管腳的延時(delays)、偏移(skew)、過沖(overshoot)、下沖(undershoot)以及建立時間(settling times)。頻域(frequency domain)是以頻率為基準的電壓或電流的變化的過程，可以用頻譜分析儀觀察到。它通常用於波形與FCC和其它EMI控制限制之間的比較。阻抗是傳輸線上輸入電壓對輸入電流的比率值(Z0=V/I)。當壹個源送出壹個信號到線上，它將阻礙它驅動，直到2*TD時，源並沒有看到它的改變，在這裏TD是線的延時(delay)。建立時間就是對於壹個振蕩的信號穩定到指定的最終值所需要的時間。管腳到管腳延時是指在驅動器端狀態的改變到接收器端狀態的改變之間的時間。這些改變通常發生在給定電壓的50%，最小延時發生在當輸出第壹個越過給定的閾值(threshold)，最大延時發生在當輸出最後壹個越過電壓閾值(threshold) ，測量所有這些情況。信號的偏移是對於同壹個網絡到達不同的接收器端之間的時間偏差。偏移還被用於在邏輯門上時鐘和數據達到的時間偏差。Slew rate 就是邊沿斜率(壹個信號的電壓有關的時間改變的比率)。I/O的技術規範(如PCI)狀態在兩個電壓之間，這就是斜率(slew rate)，它是可以測量的。在當前的時鐘周期內它不出現切換。另外也被稱為 "stuck-at" 線或static線。串擾(Crosstalk)能夠引起壹個靜態線在時鐘周期內出現切換。假時鐘是指時鐘越過閾值(threshold)無意識地改變了狀態(有時在VIL或VIH之間)。通常由於過分的下沖(undershoot)或串擾(crosstalk)引起。