所謂哈佛結構,是將程序和數據的存貯空間分開,各有各的地址總線和數據總線。這樣同壹條指令可以同時對不同的存貯空間進行讀操作或寫操作,從而提高了處理速度。
和哈佛結構相配合的就是流水線操作。如果壹條指令僅僅對壹個數據空間操作,哈佛結構就失去其存在的意義。而DSP指令又不可避免地需要壹些單操作數指令。
所謂流水線操作,就是將各條指令執行過程的幾個階段(取指、譯碼、取操作數、執行)重叠進行,執行完第壹條指令的第壹步後,緊接執行該指令的第二步,同時執行下條指令的第壹步,使得指令執行加快,使大多數指令都可以在單個指令周期內完成。
2、DSP芯片內部采用多總線結構,C54X內部有8條16位總線,即1條程序總線,3條數據總線,和4條地址總線。程序總線PB傳送取自程序存貯器的指令代碼和立即操作數或系數表中的數據;數據總線CB和DB傳送讀自數據存貯器的操作數;數據總線EB傳送寫到存貯器的數據;地址總線傳送執行指令所需的地址。
3、DSP執行壹條指令,需要經過取指、譯碼、取操作數和執行等幾個階段。由於采用流水線結構,使指令執行的這幾個階段重叠進行。C54X有壹個6級深度的流水線,在任何壹個機器周期內,可以有1～6條不同的指令在同時工作,每條指令工作在不同級的流水線上。
4、C54X可尋址64K字程序空間,64K字數據空間,64K字I/O空間,總***可尋址192K字空間,而C548和C549的程序空間可擴展到8M（即8192K）字。
5、C54X中,內部存貯器的形式有DARAM、SARAM和ROM三種,RAM（包括DARAM和SARAM）總是安排到數據存貯空間,也可以構成程序存貯空間;ROM壹般構成程序存貯空間,也可部分地安排到數據存貯空間。所謂雙尋址RAM(DARAM)就是每個機器周期內可以進行兩次存取操作的RAM存貯器,而單尋址RAM(SARAM)就是每個機器期間內只能進行壹次存取操作的RAM存貯器。
6、在處理器工作方式狀態寄存器PMST中有3個狀態位MP/ 、OVLY和DROM,用來安排C54X片內存貯器作為程序或數據空間。
若MP/ ＝0,則片內ROM安排到程序空間。
若MP/ =1,則片內ROM不安排到程序空間。
若OVLY=0,則片內RAM只安排到數據存貯空間。
若OVLY=1,則片內RAM安排到程序和數據空間。
若DROM＝0,則片內ROM不安排到數據空間。
若DROM＝1,則片內ROM安排到數據空間。
7、為了增強處理器的性能,C54X對片內ROM進行分塊,這樣可以在對片內ROM的某壹塊取指的同時,又可對片內ROM別的塊讀數據。為了增強處理器的性能,C54X對片內RAM也進行分塊,分塊以後,可以在同壹周期內從同壹塊DARAM中取出兩個操作數並將數據寫入另壹塊DARAM中。
8、C548和C549采用分頁擴展方法,把程序空間分成128頁,每頁64K字,使其程序空間可擴展到8M字。因此,它們有23根地址線,增加了壹個額外的存貯器映象寄存器——程序計數器擴展寄存器（XPC）。當片內RAM安排到程序空間時,每頁程序存貯器分成兩部分：壹部分是公***的32K字;另壹部分是各自獨立的32K字;當片內ROM被尋址（MP/MC=0）,它只能在0頁,不能映象到程序存貯器的其它頁。
9、C54X有兩類特殊功能寄存器,它們都映象到數據存貯器空間的0頁,第壹類是CPU寄存器,它們映象到數據空間的0000～001FH地址範圍內,主要用於程序的運算處理和尋址方式的選擇及設定,第二類是外圍電路寄存器,它們映象到數據空間的0020H～005FH區域內,主要用於控制片內外設,包括串行通信控制寄存器組、定時器控制寄存器組、機器周期設定寄存器組等。
10、指數編碼器可以在單個周期內執行EXP指令,求得累加器中數的指數值,並以2的補碼的形式存放到T寄存器中。累加器的指數值＝冗余符號位－8,也就是為消去多余符號位而將累加器中的數值左移的位數,當累加器數值超過32位時指數時個負值。
11、對於C54X來說,不同型號器件的CPU是相同的,它由以下基本部件組成:40位的ALU、2個40位累加器、桶形移位寄存器（移位數為－16～31）、乘法器/加法器單元、比較選擇和存儲單元CSSU、指數編碼器、CPU狀態和控制寄存器。