它的泵式可以表示如下：
其中T為采樣時鐘周期；
n是壹個
β點整數；調制；
通過可見的公式，首先把正弦側音信號的采樣相位調制控制直接改變載波信號采樣，然後通過查表相位信息轉換為幅度信息，最後通過DAC轉換可以輸出正弦波的線性相位調制的信號，但必須滿足采樣時鐘的載波信號和側音信號保持嚴格壹致，輸出的是壹個精確的線性相位調制信號。利用數字方法實現線性相位調制，有2種實現內外調制的方法。在調制，改變載波頻率的中心頻率控制字的調制信號（Δφ）值在控制序列的每個載波頻率控制字的采樣周期作用下只改變壹次，然後改變頻率控制字和控制字為中心頻率，調制原理如圖1顯示。外部調制時，調制信號直接通過加法器改變載波采樣信號的相位，對外調制的原理如圖2所示。介紹了多正弦側音的線性相位調制。正弦相位調制的線性相位調制（PM）信號和采樣表達式如下：每壹個符號的含義都與單音公式相同。從公式中可以看出，要完成多通道側音信號的線性相位調制，只需產生多通道側音信號，然後通過調制信號的添加和調整來改變載波信號的相位。
在這個方案中，中頻頻率為70兆赫，2正弦音頻信號，使用ddsad9852產生載波相位，實現相位調制、查找表和DA變換，使用FPGA來產生正弦信號的相位調制，正弦查找表，定時控制和頻率控制等。
三，對1.ad9852組合物和相位調制
AD9852原則的實現方法是通過高性能DDS芯片產生，主要由DDS核心、登記、DAC、比較器，我\\ \/ O接口電路。其內部工作頻率可達300 MHz，150 MHz的最大輸出頻率，實現多種調制，如FM、AM、PM、FSK、PSK、問，和420倍的可編程時鐘鎖相倍頻電路的同時，可以產生同時低頻參考輸出頻率高，這也是非常靈活的控制接口，壹個並行和串行接口的選擇，高達100 MHz的率最高。
由於AD9852內部時鐘頻率高，而且通過AD9852接口速度限制，對內部調制時間不易控制AD9852。該方案采用外調制方式，具體實現是在壹定的時序控制，側音信號采樣FPGA所產生的並行總線接口芯片直接進入14位相位轉移登記，內部時鐘同步的相位變化的波浪載荷作用下。
（1）載波信號生成
載波信號通過AD9852采用DDS原理產生，DDS的原理框圖如圖3所示。
頻率控制字，ΔφFCLK的系統時鐘，相位累加器，n位輸出頻率fout滿足以下關系：
DDS由於DAC的采樣和非線性的特點，DDS系統輸出包含虛假信號幹擾和雜散，這是DDS應用程序的壹個缺點，但只要合理的DDS原理的幾個參數的選擇，可以減少假信號幹擾和雜散，分布合理，容易幹擾信號通過濾波器濾波。因為AD9852 n = 48，四= 70 MHz的固定，和Δφ和FCLK的系統時鐘，所以實際是FCLK系統時鐘選擇，討論的是FCLK的選擇原則。
1）鋸齒
因為DDS是壹個采樣系統，從而滿足Nyquist采樣定理對四小於0.5fclk，和nfclk + 4（n為整數）在幹擾頻率、幹擾頻率遠離中心頻率、頻率幹擾的幅度小，容易過濾。在實際應用中，輸出頻率不應超過時鐘頻率的40%，所以該方案使用壹個280 MHz參考時鐘產生