預計 Cortex-A15 MPCore 處理器的移動配置所能提供的性能是當前的高端智能手機性能的五倍還多，是基於 ARM 處理器的基礎結構平臺的總性能的 10 倍還多，同時還具有 ARM 標誌性的低功耗特性。預計的特定於應用的實現方案示例在下面列出： 智能手機和移動計算使用範圍：1 GHz - 1.5 GHz 單核和雙核配置
設備特性：靈活的性能： 即時 Web 瀏覽、高帶寬操作
提高媒體和浮點浮點性能
最佳功耗： 擴大了低功率範圍並延長了電池使用壽命
更豐富的體驗： 控制臺品質的遊戲、導航、增強現實應用 數字家庭娛樂使用範圍：1 GHz - 2 GHz 雙核或四核配置
設備特性： 高端性能： 通用和媒體性能
密集流
媒體、圖形和計算工作負載。
最佳功耗、散熱： 無風扇操作、energyStar
更大的物理內存： 附加內存大於 4GB 家用服務器和 Web 2.0 服務器使用範圍：1.5GHz-2.5 GHz 四核配置
設備特性：高性能： 高端高能效單線程和 MP
高擴展性： SoC 壹致性，確保高性能和高能效。
虛擬化支持： 支持高效虛擬機和訪問 4GB 以上的物理內存 無線基礎結構使用範圍：1.5GHz-2.5 GHz 四核、八核或更高配置
設備特性：性能： 高端整數、浮點數性能
可伸縮性： “大集成”> 4 個核。TCO 更低。
大內存設備： 支持最高 1TB、硬件虛擬化支持
可靠性： 錯誤糾正、軟故障恢復、監視設備完整性 Cortex-A15 MPCore 體系結構 ARMv7-A Cortex 多核 單處理器群集中的 1-4X SMP
通過 AMBA® 4 技術實現多個壹致的 SMP 處理器群集 ISA 支持 ARM
Thumb-2
TrustZone® 安全技術
NEON? 高級 SIMD
DSP & SIMD 擴展
VFPv4 浮點
Jazelle® RCT
硬件虛擬化支持
大物理地址擴展 (LPAE) 內存管理 ARMv7 內存管理單元 調試和跟蹤 CoreSight? DK-A15 Cortex-A15 MPCore 主要功能 Thumb-2 技術 可為傳統 ARM 代碼提供最高性能，對於存儲指令占用的內存，最多可節省 30% 的空間。 TrustZone 技術 確保安全應用的可靠實現，適合從數字版權管理到電子支付等應用。獲得技術和行業合作夥伴的廣泛支持 NEON NEON 技術可加速多媒體和信號處理算法（如視頻編碼/解碼、2D/3D 圖形、遊戲、音頻和語音處理、圖像處理技術、電話和聲音合成） DSP & SIMD 擴展 增加高性能應用中 ARM 解決方案的 DSP 處理能力，同時通過便攜式、電池電源設備提供所需的低功耗。DSP 擴展經過優化，適用於範圍廣泛的軟件應用，包括伺服馬達控制、VoIP 和視頻音頻編解碼器。 浮點 對半精度、單精度和雙精度浮點算法中的浮點操作提供硬件支持。Cortex-A15 處理器的浮點功能增強了下壹代消費類產品（如 Internet 設備、機頂盒和家用網關）中使用的浮點算法的性能。 Jazelle RCT 最多可使即時生產 (JIT) 和提前編譯的字節碼語言的代碼大小縮小 3 倍，以便提高傳統虛擬機的速度 硬件虛擬化 Cortex-A15 MPCore 處理器是首個融合了針對數據管理和仲裁的高效硬件支持的 ARM 處理器，通過此方式，多個軟件環境及其應用程序將能夠同時訪問系統功能。這樣，就實現了可靠、具有相互隔離的虛擬環境的設備。 大物理地址擴展 (LPAE) 大物理地址擴展 (LPAE) 的引入允許處理器可訪問最大 1TB 內存。 優化的 1 級高速緩存 性能和功率優化的 L1 高速緩存結合了最低訪問延遲技術，可以在最大程度上提高性能和降低功耗。高速緩存中的 32KB 用於指令，32KB 用於數據。還為實現高速緩存壹致性提供了增強處理器間通信的選項或支持富 SMP 功能操作系統的選項，以便簡化多核軟件開發 集成、可配置大小的 2 級高速緩存控制器 在高頻率設計或需要降低與芯片外內存訪問關聯的功耗的設計中，最多可對 4 MB 高速緩存內存提供低延遲、高帶寬訪問 可靠性和軟故障恢復 Cortex-A15 處理器內的所有 RAM（包括 L1 和 L2 高速緩存）都受奇偶校驗和 ECC 錯誤糾正功能的保護。此機制可糾正單位錯誤、檢測雙位錯誤和日誌錯誤。ECC 支持不會影響常見情況（無錯誤） AMBA® 4 高速緩存壹致性互連 (CCI) CCI 提供符合 AMBA 4 AXI? 壹致性擴展 (ACE) 的端口，以在多個 Cortex-A15 MPCore 處理器之間實現完全壹致，可以更好地利用高速緩存並簡化軟件開發。此功能對於高帶寬應用是必需的，包括需要壹致的單核和多核處理器的群集的遊戲、服務器和網絡。CCI 與 ARM CoreLink? 網絡互連和內存控制器 IP 相結合，提高了系統性能和能效。 Cortex-A15 NEON 媒體處理引擎 (MPE) Cortex-A15 MPE 提供了壹個引擎，該引擎可同時提供 Cortex-A15 浮點單元的性能和功能以及 NEON 高級 SIMD 指令集實現，以便進壹步提高媒體和信號處理功能的速度。MPE 擴展了 Cortex-A15 處理器的浮點單元 (FPU) 以提供壹個 quad-MAC 以及附加的 64 位和 128 位寄存器集，在每個周期 8 位、16 位和 32 位整型以及 32 位浮點數據量的基礎上支持壹組豐富的 SIMD 操作。 Cortex-A15 浮點單元 (FPU) FPU 提供了與 ARM VFPv4 體系結構兼容的高性能的單雙精度浮點指令，該體系結構是與上壹代 ARM 浮點協處理器兼容的軟件。高級多核功能 該處理器還利用得到廣泛認可的 ARM MPCore 多核技術，支持性能可伸縮性並可控制功耗，超過現今類似的高性能設備的性能，同時能夠在嚴格限制移動電源的情況下維持運行。多核處理功能為任何四個組成處理器提供了在不使用時關閉的功能，例如，當設備處於待機模式時關閉以節省功耗。當需要更高性能時，將利用所有處理器以滿足需求，同時仍分享工作負載以保持盡可能低的功耗。偵測控制單元 SCU 負責管理互連、仲裁、通信、高速緩存之間的傳輸和系統內存傳輸、高速緩存壹致性以及處理器的其他功能。Cortex-A15 MPCore 處理器還向其他系統加速器和非緩存 DMA 驅動的外設公開這些功能，以便提高性能並降低系統範圍內的功耗。這壹系統壹致性還可降低在各個操作系統驅動程序中維持軟件壹致性所涉及的軟件復雜性。 加速器壹致性端口 SCU 上的此 AMBA 4 AXI? 兼容的輔助接口為主機提供了壹個互連點，這些互接點更易於直接連接 Cortex-A15 處理器。該接口支持所有標準讀寫事務，而沒有其他壹致性要求。但是，針對壹致的內存區域的任何讀事務都會與 SCU 交互，以測試信息是否已存儲在 L1 高速緩存中。SCU 將在寫入數據轉發到內存系統之前強制其保持壹致性，並可能將該事務分配到 L2 高速緩存，從而消除了直接寫入對片外內存產生的功耗和性能影響 通用中斷控制器 實現標準化、基於架構的中斷控制器後，GIC 可提供內容豐富、使用靈活的方式來中斷處理器間通信以及路由系統中斷和確定其優先次序。在軟件控制下，最多支持 224 次獨立中斷，每次中斷均可在 CPU 之間分布，經過硬件確定優先級，然後在操作系統和 TrustZone 軟件管理層之間路由。借助虛擬機監控程序，此路由靈活性以及支持虛擬化操作系統中斷這壹特性賦予了增強解決方案功能所需的其中壹個主要功能。 Cortex-A15 MPCore 處理器融合了各種各樣的 ARM 技術並由這些技術提供支持，包括系統 IP、物理 IP 和開發工具。此技術由來自 ARM Connected Conmmunity ? 的各種不同 SoC 和軟件設計解決方案、工具和服務提供補充，為 ARM 合作夥伴提供了壹個涵蓋全功能開發、驗證和生產的通道，增加了設備的吸引力同時顯著縮短了上市時間。