引言 本論文的題目是波形的采集存儲回放系統，通過設計並制作壹個波形采集、存儲與回放系統，使該系統能同時采集兩路周期信波形，要求系統斷電恢復後，能連續回放已采集的信號，顯示在示波器上。
現如今的波形采集存儲回放系統壹般是基於數字存儲示波器的原理，以單片機（89s51）和FPGA( EP1C6Q240C8)為控制核心，通過高速AD對信號的實時采樣，上升沿內觸發方式，實現波形的單次和多次觸發存儲和實時連續顯示，又具有鎖存功能，能通過操作“移動”鍵顯示被存儲波形的任壹部分。隨著電子技術、集成電路的發展，電子產品的更新速度越來越快，功能的要求也越來越大，因此基於前人的研究成果，進壹步對該系統進行功能的完善，以適應社會的快捷應用與大眾需求，隨著半導體器件的發展和數字處理技術的發展，數字示波器成為了主流。因此波形采集存儲回放系統也應該向數字化發展，這是壹個不可避免的趨勢，該系統是為了更好的實現數字化而設計的。
預期的成果是能實現波形的采集，並且存儲在存儲器中，通過運算可以給出我們想要研究的波形的交流信號的頻率，背景電壓，低端電壓、峰值電壓及波形等相關數據，還可以把測出的數據以數字的形式和波形壹起在示波器上顯示出來。這樣可以讓人們在實際應用中可能更直觀的看出所測波形的特性，便於研究相關問題。
2 總體方案設計 2．1方案壹 采用單片機作為核心控制波形的采集、存儲與回放。需要在壹定的存儲設備中進行存儲，單片機的頻率也不是很高，抗幹擾性能強，操作簡單，成本低。目標是以單片機位電路核心加上外部AD/DA芯片，外部存儲芯片液晶顯示。實現波形采集存儲回放功能，電路會自動采集采集波形，存儲與存儲芯片中，在液晶顯示上顯示，當電源斷電時數據不會丟失。按下存儲鍵後，該系統對相應的波形進行采樣，將采樣的數據存儲起來，按下回放鍵後，系統將存儲的波形進行循環的回放，在采集時可進行改變幅值，並且采集的數據也會在回放的時候變化，在回放時，按下存儲鍵，將停止波形的回放，顯示壹條直線，若按下回放鍵，將終止當前回放鍵，將終止當前波形，並采集新波形。
系統的組成大致分為以下幾個部分：電源電路，信號輸入電路，信號采集預處理電路，數據存儲電路，數據顯示電路，波形回放電路。系統電路框架如圖：
單片機
電源電路
D/A轉換
數據顯示
A/D轉換
波形輸入
圖1方案壹系統電路框圖
其中數據處理模塊所使用的DAC0832芯片是8分辨率的D/A轉換集成芯片，與微處理器完全兼容。這個DA芯片以其間隔低廉，接口簡單，轉換控制容易等優點，在單片機領域中得到廣泛應用。而使用的另壹個芯片也是在單片機中應用廣泛的ADC0809，它是接受數字量，輸出壹個與數字量相對應的電流或電壓信號的模擬量接口。D/A轉換器被廣泛用於計算機函數發生器，計算機圖形顯示以及與A/D轉換器相配合的控制系統等。該芯片是美國資料公司研制的8位雙緩沖器D/A轉換器。芯片帶有資料鎖存器，可與數據總線直接相連。電路有極好的溫度跟隨性，使用了CMOS電流開關和控制邏輯而獲得低功耗、低輸出的泄漏電流誤差。芯片采用了R-2RT型電阻網絡，對參考電流進行分流完成D/A轉換。轉換結果以壹組差動電流IOUT1和IOUT2輸出。本方案中的存儲模塊選用的是32K的低功耗靜態RAM存儲器62C256 .而穩壓模塊則是選用三端固定式穩壓器7805，是常用的固定負輸出電壓的三段集成穩壓器，三端IC是指這種穩壓用的集成電路只有三條引腳輸出，分別是輸入端，接地端和輸出端，用該穩壓器所需的外圍元件很少，電路內部還有過流，過熱及調整管的保護電路，使用起來可靠、方便，而且價格便宜，78後面的數字代表該三端集成穩壓電路的輸出電壓。
方案壹中所選用的單通道輸入輸出電路設計思路：信號通過輸入電路輸入到模數轉換器中，將模擬信號轉換成數字信號，然後把轉換後的信號送入到存儲顯示與控制裝置中，再送入到數模轉換器中把存儲的數字信號轉換成模擬信號，最後通過輸出電路輸出所采集的波形。框圖如下：
輸入電路
通道輸入
A/D
存儲，顯示與控制裝置
輸出電路
通道輸出
D/A
圖2 方案壹單通道輸入輸出電路框圖
2．2方案二 采用FPGA芯片作為核心控制波形的采集、存儲與回放，在FPGA中可實現各種存儲器。其硬件可編程的特點允許開發人員靈活設定存儲器數據的寬度、存儲器的大小、讀寫控制邏輯等，尤其適用於各種特殊存儲要求的場合。FPGA器件可工作於百兆頻率以上，其構造的存儲器存取速度也可達百兆次／秒以上，這樣構成的高速存儲器能夠勝任存儲數據量不太大，但速度要求很高的工作場合，成本較高。由於FPGA內部可實現A/D,D/A的轉換，因而節省了外部的A/D,D/A轉換電路，使整個系統的硬件部分減少了許多，使電路看起來不那麽復雜，簡單明了。系統結構框圖：
鍵盤
FPGA
A/D轉換
D/A轉換
存儲
波形顯示
波形輸入
圖3 方案二系統框圖
FGPA 工作原理 FPGA 采用了邏輯單元陣列 LCA（Logic Cell Array）這樣壹個概念，內部包括可配置邏輯模塊 CLB（Configurable Logic Block） 、輸出輸入模塊 IOB（Input Output Block）和內部連線 （Interconnect）三個部分。 現場可編程門陣列（FPGA）是可編程器件。與傳統邏輯電路 和門陣列（如 PAL，GAL 及 CPLD 器件）相比，FPGA 具有不同的結構，FPGA 利用小型查 找表（16×1RAM）來實現組合邏輯，每個查找表連接到壹個 D 觸發器的輸入端，觸發器再來驅動其他邏輯電路或驅動I/O，由此構成了既可實現組合邏輯功能又可實現時序邏輯功能 的基本邏輯單元模塊，這些模塊間利用金屬連線互相連接或連接到 I/O 模塊。FPGA 的邏輯 是通過向內部靜態存儲單元加載編程數據來實現的， 存儲在存儲器單元中的值決定了邏輯單元的邏輯功能以及各模塊之間或模塊與 I/O 間的聯接方式， 並最終決定了FPGA 所能實現的 功能，FPGA 允許無限次的編程。 FPGA 特點采用FPGA設計 ASIC電路(專用集成電路)，用戶不需要投片生產，就能得到合用的芯片。FPGA可做其它全定制或半定制 ASIC 電路的中試樣片。
通過對這兩個方案的比較：FGPA雖然可能有許多優勢，但是由於成本較高，而且它用在速度要求很高的場合，不適合用來設計電路，因此我選擇方案壹，因為此方案采用單片機作為核心控制，易於設計電路，成本低。