設計流程及工具
硬件開發工具 本頁面詳列了搭建Nios II處理器硬件系統所用到的開發工具。
軟件開發工具 本頁面提供了Nios II集成開發環境(IDE)的相關信息，這是壹種開發人員廣泛應用的，包含編輯、編譯和調試應用軟件等功能的集成開發環境。
開發套件 Altera及其合作夥伴提供了大量應用了NiosII系列嵌入式處理器的開發板套件。
系統級設計流程 Altera的SOPC Builder工具提供了快速搭建SOPC系統的能力，這種架構可以是包含壹個或幾個CPU，提供存儲器接口，外圍設備和系統互連邏輯的復雜系統。
構架及特性
Nios II處理器核 Nios II處理器系列由三個不同的內核組成，可以靈活地控制成本和性能，從而擁有廣泛的應用空間。
JTAG調試模塊 JTAG調試模塊提供了通過遠端PC主機實現Nios II處理器的在芯片控制、調試和通訊功能，這是Nios II處理器的壹個極具競爭力的特性。
用戶指令 開發人員可以在Nios II CPU 核內增加硬件，用以執行復雜運算任務，為時序要求緊張的軟件提供加速算法。
外圍設備及接口 Nios II開發套件包括壹套標準外圍設備庫，在Altera的FPGA中可以免費使用。
Avalon?交換式總線 Avalon交換式總線在處理器、外圍設備和接口電路之間實現網絡連接，並提供高帶寬數據路徑、多路和實時處理能力。Avalon交換式總線可以通過調用SOPC Builder設計軟件自動生成。
設計資源
Nios II處理器支持 Nios II處理器支持頁面提供了對Nios II 設計者有幫助的多種信息，其中包括使用許可、下載、參考設計、文檔資料、在線展示及常見問題。
嵌入式處理器方案中心 嵌入式處理器方案中心提供了大量的信息以幫助開發人員應用Altera的嵌入式處理器實現系統設計。可獲取的信息有器件支持、軟件開發工具，外圍設備及接口、培訓、技術支持和資料。
Nios續訂信息 Nios II開發套件包括壹年期的CPU、外設和嵌入式軟件開發工具的升級許可。（其中不包括Quartus® II軟件的升級。）客戶可以通過Nios續訂程序每年訂購包括Nios II 處理器的升級等額外信息。
Nios II嵌入式處理器問與答頁面 此頁提供Altera Nios II系列嵌入式處理器的常見問題及解答。
Stratix® II器件及Nios II處理器系列 Stratix II器件結構的優異特性和Nios II嵌入式處理器系列相結合，提供了無與倫比的處理能力，滿足網絡、通信、數據信號處理(DSP)應用、海量存儲及其他高帶寬系統的應用需求。
Stratix器件及Nios II處理器系列 Stratix FPGA結構的優異特性和Nios II嵌入式處理器相結合，提供了很高的處理能力，滿足高帶寬系統應用需求。
Cyclone?器件及Nios II處理器系列 在Cyclone器件中應用Nios II嵌入式處理器系列，降低了成本，提高了靈活性，在價格敏感應用環境中給低成本分立式微處理器提供了壹個理想的替代品。
在HardCopy II結構化ASIC中實現Nios II處理器
Nios® II系列嵌入式處理器具有三個處理器內核，可實現較大範圍的嵌入式處理應用。這些軟IP處理器內核可以工作在任何最新壹代Altera® FPGA以及HardCopy®系列結構化ASIC上。設計人員可以選擇使用高性能內核、低成本內核或者性價比合適的內核。Nios II系列處理器可實現如下任務：
做為系統處理器運行實時操作系統
實現復雜的狀態機
分擔現有處理器載荷
執行I/O和數據處理任務
加速數字信號處理(DSP)算法
在HardCopy II結構化ASIC中運行時，Nios II嵌入式處理器出眾的處理能力滿足了高性能片上系統(SOC)的要求。Nios II嵌入式處理器能夠提供系統級處理器性能，實現處理器和系統功能以及邏輯在單個器件中的集成。HardCopy II結構化ASIC和Nios II嵌入式處理器結合使用能夠滿足計算、大容量存儲、電信和網絡應用的要求。
圖1是單個HardCopy II結構化ASIC中多個Nios II處理器在數據處理和控制應用上的實例。
圖1. HardCopy II器件中Nios II處理器進行數據處理
HardCopy器件設計流程使設計人員可以在壹個FPGA中測試、驗證其設計。然後將經過驗證的設計遞交給HardCopy設計中心，以沒有風險的無縫移植方式在結構化ASIC中實現。HardCopy結構化ASIC是唯壹能夠實現在正式投產前，硬件功能在FPGA中驗證以及系統軟件在真實系統配置環境中進行設計、測試的器件。
由於設計在移交給Altera之前在FPGA中進行了測試，因此Altera從第壹個原型開始就可以保證實現芯片的全部功能。
HardCopy II結構化ASIC體系結構
HardCopy II結構化ASIC基於Stratix II系列FPGA，在HardCopy II器件和Stratix II FPGA之間有多個原型選擇。這取決於所需的HardCopy器件、I/O引腳和封裝要求。HardCopy II器件具有高達350-MHz的性能，以Nios II處理器內核實現迄今為止最高的性能表現，而只消耗原型Stratix II器件的壹半功率。
Stratix II器件結構中的嵌入式DSP模塊也可以應用在HardCopy II器件中。這些DSP模塊是對Nios II用戶指令集和其他硬件加速單元的完美補充。DSP設計人員可以在高性能硬件DSP模塊中生成DSP算法和復雜的數學程序，做為常用軟件程序來訪問或者做為Nios II CPU的用戶指令來運行。設計人員可以方便靈活的實現高級軟件設計，支持結構化ASIC中的並行硬件操作性能，而不需要進行額外的時鐘加速。
HardCopy II器件的存儲器可滿足典型SOC的所有存儲要求。每個最大9 M-RAM模塊可提供64-K字節段。最大的HardCopy II器件含有576 K字節源碼和數據存儲。HardCopy II結構化ASIC還支持高速存儲器接口，可使用最新的DDR2 SDRAM進行外部源碼和數據存儲。
低成本許可方式
Nios II系列嵌入式處理器以壹次付清的方式進行許可，不需要對每個器件或每個工程支付額外的版稅。Nios II許可允許在任何Altera器件中使用處理器內核，因此采用Nios II處理器和HardCopy II器件可為批量產品提供最具成本效益的解決方案。
Nios II許可通常做為Nios II開發包的壹部分進行購買。現在可應用於Stratix®、Stratix II 和 Cyclone? 器件系列，開發包含有Quartus® II FPGA設計軟件和Nios II集成開發環境以及Nios II全部許可。所有的開發包都包括壹塊開發板及所需的電纜、電源，用戶在打開包裝後的幾分鐘內就可以使用Nios II處理器進行開發設計。
全面的SOPC解決方案
Altera的SOPC Builder自動系統開發工具為設計人員提供了強大的開發平臺，可構成包括處理器、外設和存儲器接口等常用系統組成的總線系統。
HardCopy II設計流程得益於采用了在FPGA原型階段，FPGA設計文件生成時的SOPC Builder模塊設計方法。基於模塊的設計方法有助於Nios II處理器和其他IP模塊同用戶邏輯、用戶指令和硬件加速器等典型高密度邏輯設計組成的集成。
Nios II外設和接口庫頁面上有適用於Nios II處理器的外設的更多詳細信息