雙極型晶體管把輸入端電流的微小變化放大後，在輸出端輸出壹個大的電流變化。雙極型晶體管的增益就定義為輸出輸入電流之比（beta）。另壹種晶體管，叫做場效應管（FET），把輸入電壓的變化轉化為輸出電流的變化。FET的增益等於它的transconductance， 定義為輸出電流的變化和輸入電壓變化之比。
場效應管的名字也來源於它的輸入端（稱為gate）通過投影壹個電場在壹個絕緣層上來影響流過晶體管的電流。事實上沒有電流流過這個絕緣體，所以FET管的GATE電流非常小。最普通的FET用壹薄層二氧化矽來作為GATE極下的絕緣體。這種晶體管稱為金屬氧化物半導體(MOS)晶體管，或,金屬氧化物半導體場效應管（MOSFET）。因為MOS管更小更省電，所以他們已經在很多應用場合取代了雙極型晶體管。
首先考察壹個更簡單的器件－MOS電容－能更好的理解MOS管。這個器件有兩個電極，壹個是金屬，另壹個是extrinsic silicon，他們之間由壹薄層二氧化矽分隔開。金屬極就是GATE，而半導體端就是backgate或者body。他們之間的絕緣氧化層稱為gate dielectric。圖示中的器件有壹個輕摻雜P型矽做成的backgate。這個MOS 電容的電特性能通過把backgate接地，gate接不同的電壓來說明。MOS電容的GATE電位是0V。金屬GATE和半導體BACKGATE在WORK FUNCTION上的差異在電介質上產生了壹個小電場。在器件中，這個電場使金屬極帶輕微的正電位，P型矽負電位。這個電場把矽中底層的電子吸引到表面來，它同時把空穴排斥出表面。這個電場太弱了，所以載流子濃度的變化非常小，對器件整體的特性影響也非常小。
當MOS電容的GATE相對於BACKGATE正偏置時發生的情況。穿過GATE DIELECTRIC的電場加強了，有更多的電子從襯底被拉了上來。同時，空穴被排斥出表面。隨著GATE電壓的升高，會出現表面的電子比空穴多的情況。由於過剩的電子，矽表層看上去就像N型矽。摻雜極性的反轉被稱為inversion，反轉的矽層叫做channel。隨著GATE電壓的持續不斷升高，越來越多的電子在表面積累，channel變成了強反轉。Channel形成時的電壓被稱為閾值電壓Vt。當GATE和BACKGATE之間的電壓差小於閾值電壓時，不會形成channel。當電壓差超過閾值電壓時，channel就出現了。
MOS電容：（A）未偏置（VBG＝0V），（B）反轉（VBG＝3V），（C）積累（VBG＝-3V）。
中是當MOS電容的GATE相對於backgate是負電壓時的情況。電場反轉，往表面吸引空穴排斥電子。矽表層看上去更重的摻雜了，這個器件被認為是處於accumulation狀態了。
MOS電容的特性能被用來形成MOS管。Gate，電介質和backgate保持原樣。在GATE的兩邊是兩個額外的選擇性摻雜的區域。其中壹個稱為source，另壹個稱為drain。假設source 和backgate都接地，drain接正電壓。只要GATE對BACKGATE的電壓仍舊小於閾值電壓，就不會形成channel。Drain和backgate之間的PN結反向偏置，所以只有很小的電流從drain流向backgate。如果GATE電壓超過了閾值電壓，在GATE電介質下就出現了channel。這個channel就像壹薄層短接drain和source的N型矽。由電子組成的電流從source通過channel流到drain。總的來說，只有在gate 對source電壓V 超過閾值電壓Vt時，才會有drain電流。
MOS管的source和drain是可以對調的，他們都是在P型backgate中形成的N型區。在多數情況下，這個兩個區是壹樣的，即使兩端對調也不會影響器件的性能。這樣的器件被認為是對稱的。在對稱的MOS管中，對soure和drain的標註有壹點任意性。定義上，載流子流出source，流入drain。因此Source和drain的身份就靠器件的偏置來決定了。有時晶體管上的偏置電壓是不定的，兩個引線端就會互相對換角色。這種情況下，電路設計師必須指定壹個是drain另壹個是source。
Source和drain不同摻雜不同幾何形狀的就是非對稱MOS管。制造非對稱晶體管有很多理由，但所有的最終結果都是壹樣的。壹個引線端被優化作為drain，另壹個被優化作為source。如果drain和source對調，這個器件就不能正常工作了。
晶體管有N型channel所有它稱為N-channel MOS管，或NMOS。P-channel MOS（PMOS）管也存在，是壹個由輕摻雜的N型BACKGATE和P型source和drain組成的PMOS管。如果這個晶體管的GATE相對於BACKGATE正向偏置，電子就被吸引到表面，空穴就被排斥出表面。矽的表面就積累，沒有channel形成。如果GATE相對於BACKGATE反向偏置，空穴被吸引到表面，channel形成了。因此PMOS管的閾值電壓是負值。由於NMOS管的閾值電壓是正的，PMOS的閾值電壓是負的，所以工程師們通常會去掉閾值電壓前面的符號。壹個工程師可能說，“PMOS Vt從0.6V上升到0.7V”， 實際上PMOS的Vt是從-0.6V下降到-0.7V。